

目的

- 確認至少四種化學氣相沉積(CVD) 的應用
- 描述 CVD 製程順序
- 列舉兩種沉積區並描述它們和溫度之間 的關係
- 列舉兩種介電質薄膜
- 舉出兩種最常使用在介電質化學氣相沉 積的矽源材料

化學氣相沉積(CVD)氧化層 與熱成長氧化層





熱成長的

化學氣相沉積

- 氧是由氣相而來
- 矽是由基材而來
- 氧化至矽
- 高品質的

- 氧和矽都由氣相而來
- 沉積在基材表面
- 較低溫的
- 較高的成長率

介電質薄膜的應用

- 多層金屬間的聯繫
- CVD和 SOG 加上 CVD介電質
- 淺溝槽絕緣 (STI)
- 側壁空間層作為自我對準式金屬矽化合物,LDD,和源極/汲極擴散緩衝層
- 鈍化保護介電質層 (PD)
- 介電質 ARC 當關鍵尺寸 < 0.25 μm

介電質薄膜的應用

- 金屬層間介電質層(Inter layer dielectric, or ILD)包括 PMD 和 IMD
- 金屬沉積前的介電質層(Pre-metal dielectric): PMD
 - 通常是未摻雜的矽玻璃(PSG)或硼磷矽玻璃(BPSG)
 - 溫度由熱積存所限制
- 金屬層間介電質層(Inter-metal dielectric): IMD
 - USG or FSG
 - 通常沉積約在 400 °C



化學氣相沉積 (CVD)

- 化學氣相沉積 (Chemical Vapor Deposition)
- 化學的氣體或蒸汽在固體表面反應,在固體 表面上生成固態的薄膜,其他負產物為易揮 發的而從表面離開。



	FILMS	PRECURSORS
Semiconductor	Si (poly)	SiH ₄ (silane) SiCl ₂ H ₂ (DCS)
	Si (epi)	SiCl ₃ H (TCS) SiCl ₄ (Siltet)
		LPCVD SiH ₄ , O ₂
	SiO ₂ (glass)	PECVD SiH4, N ₂ O
Dielectrics		PECVD $Si(OC_2H_5)_4$ (TEOS), O_2
		LPCVD TEOS
		APCVD&SACVD TM TEOS, O ₃ (ozone)
	Oxynitride	SiH4, N2O, N2, NH3
	Si ₃ N ₄	PECVD SiH ₄ , N ₂ , NH ₃ LPCVD SiH ₄ , N ₂ , NH ₃ LPCVD C ₈ H ₂₂ N ₂ Si (BTBAS)
	W (Tungsten) WSia	WF_6 (Tungsten hexafluoride), SiH ₄ , H ₂ WF ₆ (Tungsten hexafluoride), SiH ₄ , H ₂
Conductors	TiN	$Ti[N (CH_3)_2]_4$ (TDMAT)
	Ti	$TiCl_4$
	Cu	C

化學氣相沉積 (CVD)

- 氣體或是氣相源材料引進反應器內
- 源材料擴散穿過邊界層並接觸基片表面
- 源材料吸附在基片表面
- 吸附的源材料在基片表面上移動
- 在基片表面上開始化學反應
- 固體產物在基片表面上形成晶核
- 晶核生長成島狀物
- 島狀物合倂成連續的薄膜
- 其他氣體副產物從基片表面上脫附釋出
- 氣體副產物擴散過邊界層
- 氣體副產物流出反應器









化學氣相沉積製程

- 常壓化學氣相沉積 (APCVD)
- 低壓化學氣相沉積(LPCVD)
- 電漿增強型化學氣相沉積 (PECVD)

常壓化學氣相沉積 (APCVD)

- 化學氣相沉積製成在常壓下反應
- APCVD 製程已被使用來沉積二氧化矽和 氮化矽
- APCVD 臭氧-四乙基矽烷(O₃-TEOS) 的氧化物製程被廣泛地使用在半導體工 業上,特別是在 STI 和 PMD 的應用上
- 傳送帶系統使用及時的傳送帶清潔

常壓化學氣相沉積反應器



低壓化學氣相沉積(LPCVD)

- •較長的平均自由路徑(MFP)
- •好的階梯覆蓋&一致性
- 晶圓垂直裝載
- 較少的微粒和增加生產率
- •與氣體流量較無關
- 垂直式和水平式氧化爐

水平傳送式 LPCVD

• 適用水平式氧化爐

- 低壓: 從 0.25 到 2 Torr

- 主要使用於多晶砂、二氧化矽和氮化矽薄膜 上
- 可以每批 200 片晶圓



電漿增強型化學氣相沉積 (PECVD)

- 發展於當氮化矽取代二氧化矽成鈍化保
 護層
- 在相對低溫下達到高沉積速率
- RF 在摻雜氣體中引發電漿場
- 應力控制由 RF來操控
- 反應室電漿清潔

電漿增強型化學氣相沉積系統





- 一種對於沉積薄膜在基片表面再產生之 階梯的斜率所做的量測
- 一個最重要的指標
 - 側壁階梯覆蓋
 - 底部階梯覆蓋
 - 似型性
 - 懸突





影響階梯覆蓋的因子

- 源材料的到達角(Arriving angle)
- 吸附源材料的表面遷移率





- 角 A: 270°, 角 C: 90°
- 較多的源材料到達在角 A
- 較多的沉積
- 形成懸突
- 懸突會導致空洞(voids)或鎖眼(keyholes)







到達角的控制

- |改變製程壓力
- 尖端開口







間隙填充

- 填充間隙而沒有空洞
 - 空洞: 導致缺陷和可靠度的問題
- 沉積/蝕刻/沉積
 - 矽烷和 PE-TEOS 薄膜
- 似型性沉積
 - O3-TEOS 和鎢 CVD
- 高密度電漿CVD

間隙填充

- PMD: 零容限的空洞
 - 鎢可能沉積進這些空洞內
 - 導致短路
- IMD: 空洞出現在金屬之下是可以忍受的
 - 減低 κ
 - 製程氣體會在往後出現並導致可靠度的問題

















似型性沉積間隙填充


似型性沉積間隙填充



似型性沉積間隙填充



高密度CVD (HDP CVD)







表面吸附

- 決定源材料表面遷移率
- 影響階梯覆蓋和間隙塡充
- 物理吸附 (physisorption)
- 化學吸附 (chemisorption)

化學吸附 (chemisorption)

- 實際的化學鍵在表面原子和吸附源材料分 子間
- 鍵能通常超過2eV
- 低的表面遷移率
- 以10到20eV離子轟擊能量在PECVD製
 程中,能導致些許化學吸附源材料的表面
 遷移

物理吸附 (physisorption)

- 弱的鍵結在表面和源材料之間
- 鍵結能量通常小於 0.5 eV
 - 氫鍵
 - 凡得瓦力
- 離子轟擊和在400 °C的加熱能可以導致物理 吸附源材料的遷移
- 高的表面遷移率



介電質 CVD 的源材料

- 矽烷 (Silane,SiH₄)
- TEOS四乙氧基矽烷(tetra-ethyl-oxy-silane, Si(OC₂H₅)₄)

CVD 源材料:矽烷

- 介電質 CVD
 - PECVD 鈍化作用的介電質沉積
 - PMD 阻擋用氮化矽層
 - 介電質抗反射層鍍膜 (DARC)
 - 高密度電漿 CVD 氧化物製程
- LPCVD 多晶矽和氮化矽
- 金屬 CVD
 - -WCVD 製程的成核步驟
 - WSi_x 沉積的矽來源

介電質 CVD 源材料: 矽烷

- 發火的 (自燃的), 易爆的, 以及有毒的
- 打開一個沒有徹底吹除淨化的矽烷氣體管路會引起火災、小爆炸和使氣體管路佈滿 灰塵





CVD 源材料吸附: 矽烷

- 矽烷分子是十分對稱的
- 既不是化學吸附也不是物理吸附
- 矽烷的碎片, SiH₃, SiH₂, or SiH, 可以很容易 地和表面形成化學鍵結
- 低的表面遷移率, 懸突和較差的階梯覆蓋

CVD 源材料吸附: TEOS

- TEOS (tetra-ethyl-oxy-silane, $Si(OC_2H_5)_4$)
- 大的有機分子
- TEOS 分子不是十分對稱的
- 能形成氫鍵和物理吸附
- 高的表面遷移率
- 好的階梯覆蓋, 似型性, 和間隙塡充
- 廣泛使用在氧化物的沉積上



黏附係數(Sticking Coefficient)

- 是指源材料原子和表面原子在一次碰撞中
 形成化學鍵結的可能性
- 可以藉由一個已計算100%黏附係數的沉積
 速率和真實量測到的沉積率來做比較計算

黏附係數

源材料	黏附係數		
SiH ₄	$3\overline{10}^{4}$ to $3\overline{10}^{5}$		
SiH ₃	0.04 to 0.08		
SiH ₂	0.15		
SiH	0.94		
TEOS	10^3		
WF ₆	10^4		

TEOS 和矽烷氧化物的階梯覆蓋



TEOS



矽烷







CVD 反應器沉積區間

- 大部分的單晶圓製程反應器都是設計在質 量傳輸控制區間操作
- 對於氣體的流量控制是容易的
- 電漿或是不穩定的化學反應物像臭氧會被
 用來在相當低溫時達到質量傳輸控制區間

淺溝槽絕緣(STI)







側壁空間層形成



- •低摻雜汲極 (LDD)
- •自我對準矽化物 (Salicide)

鈉離子在 MOSFET 的影響



PSG 再流動圓滑在 1100°C, N₂, 20 min.



Source: VLSI Technology, by S.M. Sze

4×4 BPSG 再流動於 850°C, 30 分鐘, N₂ 氣體充填下



Photo courtesy: Applied Materials



PE-TEOS

• PE-TEOS

- Sputtering etchback
- PE-TEOS

O₃-TEOS 及 PE-TEOS

PE-TEOS

臭氧-TEOS



階梯覆蓋: 50% 似型性: 87.5%

階梯覆蓋: 90% 似型性: 100%

高密度電漿 CVD

- HDP-CVD: 沉積和濺鍍蝕刻在同一時間
- USG 作為STI 應用
- USG 和 FSG 作為 IMD 應用
- PMD 作為 PMD 應用

介電質薄膜的特性

- 折射率
- 厚度
- 均勻性
- 應力
- 微粒



薄膜折射率資訊				
折射率				
氧過量	4.0	- 夕日功		
↓ 氮過量	4.0	沙田山小		
氧過量			t	
氮過量	2.01	- Si ₃ N ₄	矽過量	
+		氮氧化矽	I ♠	
氧過量	1.46	- SiO ₂	氮過量	
			砂過量	







反射光強度與入射角的關係






	ノエキ		HH
УΠ	不言	H T T	
コノロ	기로	нЛ	



CVD 薄膜厚度變化量

濕式蝕刻速率比率 =

加熱成長的二氧化矽薄膜厚度變化量

- 多點量測
- 定義
- 平均值:

$$\overline{x} = \frac{x_1 + x_2 + x_3 + \dots + x_N}{N}$$

• 標準差:

$$\sigma = \sqrt{\frac{(x_1 - \bar{x})^2 + (x_2 - \bar{x})^2 + (x_3 - \bar{x})^2 + \dots + (x_N - \bar{x})^2}{N - 1}}$$

• 標準差非均匀性: σ/x



- 材料間的不匹配
- 兩種不同的應力,本質應力和異質應力
- 本質應力在薄膜成核和成長製程時產生的
- 異質應力則由不同的熱膨脹係數導致的
- 伸張型應力: 如過太高會使薄膜破裂
- 收縮式應力: 如果太大會尖凸

薄膜沉積後















$\begin{aligned} &\alpha(\text{SiO}_2) = 0.5 \times 10^{-6} \,^{\circ}\text{C}^{-1} \\ &\alpha(\text{Si}) = 2.5 \times 10^{-6} \,^{\circ}\text{C}^{-1} \\ &\alpha(\text{Si}_3\text{N}_4) = 2.8 \times 10^{-6} \,^{\circ}\text{C}^{-1} \\ &\alpha(\text{W}) = 4.5 \times 10^{-6} \,^{\circ}\text{C}^{-1} \\ &\alpha(\text{Al}) = 23.2 \times 10^{-6} \,^{\circ}\text{C}^{-1} \end{aligned}$



$$\sigma = \frac{E}{1 - \nu} \frac{h^2}{6t} \left(\frac{1}{R_2} - \frac{1}{R_1}\right)$$

在薄膜沉積前後晶圓曲率的改變量

雷射光束掃瞄晶圓表面,反射光量出晶圓 的曲率





介電質抗反射層鍍膜

- 高解析度在微影製程技術
- ARC 層是需要來做減低反射率
- 金屬的 ARC: TiN, 30% 到 40% 反射率
- 對於<0.25 µm範圍沒有比它更好
- 介電質 ARC 層作為
 - 在光阻塗佈前旋塗









 為什麼濺射蝕刻製程通常使用氩當作製 程氣體?



- 它是惰性、重的和廉價的氣體
- 它的原子重量是40,和矽28以及氦4比
 較
- 氩是地球大氣中含量第三多的元素 (~
 1%) 僅次於氮 (78%) 和氧 (20%)
- 可以從濃縮的空氣中直接純化

濺射蝕刻反應室概圖







$2\ \mu m$ PE-TEOS oxide deposition



1 µm planarization etchback

O₃-TEOS 製程

- 臭氧是種非常不穩定的分子
 - $O_3 \rightarrow O_2 + O$
- 在 400 °C, O₃的半衰期 : < 1ms
- 作爲氧自由基的載體
- 臭氧和 TEOS 反應形成二氧化矽
- 極佳的似型性和間隙塡充能力
- 次微米 IC 晶片應用
- APCVD 和次常壓CVD (SA-CVD)

O₃-TEOS USG





Step coverage

Gap fill

自旋塗佈矽玻璃(SOG)

- 和光阻的塗佈和烘烤製程類似
- 製造業的人們喜歡熟悉的技術
- IMD 間隙填充和平坦化
- 兩種自旋塗佈矽玻璃:
 - 矽酸鹽(Silicate)
 - 矽氧烷 (Siloxane)

自旋塗佈矽玻璃:矽酸鹽和矽氧烷





高密度電漿 CVD

- 沉積/蝕刻/沉積的間隙塡充需要兩個反應
 室
- 更窄的間隙需要更多的 沉積/蝕刻 循環來 填充
- 一個能同時沉積和濺射蝕刻的設備將十 分有用的
- 解決之道: HDP-CVD

感應式耦合電漿 (ICP) 反應室











HDP-CVD, 沉積



HDP-CVD, 沉積



HDP-CVD,沉積









HDP-CVD 製程

- 作為 IMD 應用
- USG $SiH_4 + O_2 + Ar \rightarrow USG + H_2O + Ar + \dots$
- FSG $SiH_4 + SiF_4 + O_2 + Ar \rightarrow FSG + 揮發物質$
- 作為 PMD 應用
- PSG $SiH_4 + PH_3 + O_2 + Ar \rightarrow PSG + 揮發物質$

介電質 CVD 反應室清潔

- 在介電質 CVD 製程中,介電質薄膜將會 沉積在反應室內部的任何物體上
- 需要經常性的清潔反應室來預防微粒污染問題
- 對於 DCVD,也許花更多時間在清潔上 而不是沉積
- RF 電漿清潔和遙控電漿清潔

RF 電漿清潔

- 電漿清潔過程移除了在製程工具和反應 室內壁上的介電質薄膜
- 氟碳化合物像是 CF_4 , C_2F_6 和 C_3F_8
- 在某些情況下 NF₃ 也會使用
- 在電漿下,氟碳化合物會分解
- 氟自由基,F,將會產生
- F 移除二氧化矽和氮化矽

RF清潔化學

- 在電漿清潔製程中,氧的來源氣體如N2O
 和O2會與氟碳化合物的碳反應,而釋放
 出更多的氟自由基
- 增加 F/C 比率,保持大於 2
- 預防碳和氟化物聚合作用,增加清潔的 效率

RF 清潔終點

- 激發-鬆弛會導致輝光效應
- 不同氣體有不同發光顏色
- 提供電漿下化學成分訊息
- 監測發光以控制清潔製程






• RF電漿清潔



- 導致反應室元件損壞
- 遙控電漿清潔
 - 沒有離子轟擊
 - 對於反應室元件較溫和
 - 較長的元件壽命
 - 較少氟化物氣體排放





遙控電漿清潔

- 微波 (MW) 功率, NF3 作為氟的來源
- 99%的 NF3 在微波中分解
- 氟自由基和反應室內薄膜反應
 - 沒有電漿在製程反應室
 - 沒有離子轟擊
 - 延長使用壽命
- 缺點:
 - 技術不成熟, 高成本, 使用 NF3
 - 無法使用光學終點系統,可能使用傅利葉轉換紅外線光譜學(FTIR)系統來自動判定製程終點

未來趨勢:低-κ介電質

- 需要降低 RC 時間延遲
 低 κ 降低C 和銅降低 R
- 需要高加熱穩定性、高熱傳導率以及製程的整合 能力
 - CVD
 - CSG ($C_x Si_y O, \kappa \sim 2.5 3.0$) $\exists \Box \alpha$ -CF ($C_x F_y, \kappa \sim 2.5 2.7$)
 - 自旋塗佈介電質層 (SOD)
 - 含氫矽酸鹽類 (HSQ, κ ~ 3.0),
 - 多孔性 SOD 像是乾凝膠 (κ ~ 2.0 2.5)

- 金屬鑲嵌製程
- 銅金屬化
- 沒有間隙填充、平坦化的問題
- 主要挑戰: 整合低 K 在銅金屬化



- 矽烷和 TEOS 是兩種 矽源材料在介電質 CVD 製程
- O₂, N₂O, 和 O₃ 是主要氧源材料
- NH3 和 N2 是主要氮的來源
- 氟化學物質最常使用在介電質 CVD 反應 室的乾式清潔
 - CF₄, C₂F₆, C₃F₈和 NF₃ 是最常使用的含氟氣 體來源

摘要

- 氫離子濺鍍製程使用在沉積/蝕刻/沉積的 間隙填充應用上
- CF₄/O₂ 回蝕刻使用在平坦化上
- 收縮式應力 (~100 MPa) 最常在介電質薄 膜



• HDP CVD

- SiH4和O2去沉積氧化矽
- Ar 作爲濺鍍
- 高間隙塡充率
- ICP 和 ECR: 最常使用的 HDP 來源
- 低 к 和銅做為未來的連線
- 高 к 介電質作為閘極或 DRAM 電容器